2025年のEUVリソグラフィー最前線：半導体製造の革命と未来展望

2025年のEUVリソグラフィー（極端紫外線リソグラフィー）は、半導体製造の最前線を担う技術であり、現代のマイクロチップ生産に革命をもたらしています。EUVリソグラフィーは、従来のDUV（深紫外線）リソグラフィーの技術的限界を突破し、13.5ナノメートルという極めて短い波長の光を用いることで、微細で高密度な半導体デバイスの量産を可能にしました。

EUVリソグラフィー技術の仕組み

EUVリソグラフィーは、シリコンウェハー上に微細な回路パターンを描くために、波長13.5nmの極端紫外線を利用します。従来のランプではなく、高エネルギーレーザーで生成されたこの光は、次のようなプロセスを経てチップ製造に活用されます。

1. 光源の生成
   強力なレーザーで微小なスズ（Sn）の液滴を蒸発させ、プラズマを発生。ここからEUV光が放射されます。
2. 多層ミラーによる反射
   EUV光は空気やレンズでは吸収されるため、真空中でモリブデンとシリコンの多層ミラーを使って反射・誘導されます。各工程でエネルギーの約70％しか反射できません。
3. フォトマスクを通した投影
   EUV光は、回路パターンを持つ反射型マスクを通して照射されます。マスクの精度が印刷品質を大きく左右します。
4. フォトレジストの露光
   シリコンウェハーに塗布された感光性レジストにEUV光を照射し、現像処理で不要部分を除去。これにより、極微細な回路構造が形成されます。

このプロセスにより、13ナノメートル以下の微細構造の形成が可能となり、トランジスタの高集積化と省電力化が実現しています。しかし、わずかな振動やミラーの欠陥が全チップを台無しにするほどの精密さが求められるため、EUV装置は半導体産業史上最も複雑な機械といわれています。

ASMLと業界リーダーの役割

EUVリソグラフィーの実現は、オランダのASML社による長年の研究開発の成果です。ASMLは世界唯一のEUV量産装置メーカーであり、同社の装置なくして5nm、3nm以下の先端チップ生産は不可能です。

初の商用EUV装置「ASML Twinscan NXE」は2019年に登場し、180トン超の巨大装置に10万点以上の部品が組み込まれています。レーザー光源はドイツTrumpf社、ミラーはアメリカZygo社とドイツZeiss社が提供し、国際協力が結集されています。

• TSMCはAppleやAMD向けに7nm・5nmチップの量産をいち早く開始。
• Samsungは3nm世代で「High-NA EUV」を導入し、さらに高い精度を実現。
• Intelは遅れを取り戻すため、米国と欧州で新工場建設とEUV装置導入に巨額投資。

2025年時点で世界に約200台のEUVシステムが稼働しており、ASMLは戦略的独占企業としての地位を築いています。

EUVとDUV技術の違い

従来の半導体生産は193nm波長のDUV技術が主流でしたが、微細化の限界に直面していました。DUVでは多重露光や高度な補正が必要となり、コストと工程数が増大します。

EUVリソグラフィーは波長を13.5nmまで短縮し、1回の露光で高精度なパターン形成が可能です。これにより、工程の単純化・省電力化・短納期化が実現しました。

• 波長：13.5nm（EUV）と193nm（DUV）で解像度に大きな差。
• 光学系：EUVは真空およびミラーのみ、DUVはレンズと空気を使用。
• 装置の複雑性：EUVは完全密閉の真空チャンバーと強力なレーザーが必須。
• コスト：EUV装置はDUVの数十倍高価だが、歩留まりと生産性で優位。

28～7nm世代でDUVが主流だったのに対し、EUVは5nm、3nm、2nmプロセスを切り拓きました。現在も、EUVとDUVを組み合わせたハイブリッド生産が行われています。

3nm・2nmチップ生産におけるEUVの役割

EUVリソグラフィーの導入により、3nm以下の超微細チップが量産可能となりました。この領域では、わずかな原子レベルの差異が性能や消費電力、コストに大きく影響します。

従来のDUVでは層ごとに複数回の露光が必要で、エラーやコスト増の原因となっていましたが、EUVは1回の露光で工程を完了でき、マスク数や不良率の削減につながっています。例えばTSMCは7nmから5nm移行でマスク数を80枚から約60枚に減らし、欠陥率もほぼ半減しました。

SamsungとTSMCが展開する3nmプロセスはGAAトランジスタ（Gate-All-Around）構造が採用され、EUVが三次元チャネル形成の鍵となっています。これにより、5nm比で約30%の省電力化、15%の性能向上が達成されています。

2025年には2nmチップの試験生産が始まり、High-NA EUVという改良版技術が導入されています。より高い数値開口を持つ光学系により、解像度8nm以下も実現。初号機はIntelやTSMCの工場に導入されています。

EUVによって、トランジスタサイズはシリコン分子に近づきつつあり、今後は原子レベルのリソグラフィーや新材料への展開が期待されています。

EUV装置の課題とコスト

革新的なEUVリソグラフィーですが、1台あたり350～400億円以上、インフラ込みで最大1,000億円に達するコストと、前例のない精密性が要求されます。

13.5nm光は完全な真空を要し、微細なホコリさえも光を遮断します。わずかな振動や温度変化も数ナノメートル単位で大きな影響を与えるため、専用の基礎や高精度な制振・空調設備が必要です。

また、ミラーやマスクの製造も難題です。1枚のミラーには100層以上のモリブデンとシリコンが交互に積層され、その効率は約70％。光は10～12枚のミラーを経てウェハーに到達するため、実際に届くエネルギーは1％未満となります。強力なレーザーや冷却システムも不可欠です。

さらに、マスクの微小な欠陥や埃は大量の不良チップにつながるため、ナノメートル精度の専用検査装置が必要です。

このような高コスト・高難度にもかかわらず、EUVは次世代チップ製造に不可欠な唯一の技術となっています。生産コストは上昇しますが、スマートフォンやスーパーコンピュータ向けに高速・省電力なプロセッサを実現しています。

EUVの次に来るリソグラフィー技術

EUVリソグラフィーが現代半導体の頂点とされる一方で、次世代技術の開発も進んでいます。現在注目されるのは、光学系の数値開口を拡大した「High-NA EUV」で、解像度8nmを達成し、2nmや1.4nmプロセスへの道を開きます。

ASMLは新型「EXE:5200」装置を発表し、2026年までにIntelやTSMCの工場に導入予定です。従来機の2倍の規模を持ち、フォトマスクやアライメントシステムも刷新、解像度は60％向上します。

並行して開発が進む代替技術には以下のものがあります：

• 電子線リソグラフィー（E-beam）: 電子ビームによる微細パターン形成
• ナノインプリントリソグラフィー（NIL）: ナノ構造の物理的スタンピング
• X線リソグラフィー: 軟X線を用いた超微細加工

しかし、量産・コスト・安定性の観点で現時点ではEUVが圧倒的に優位です。今後10年はEUVの改良が続き、歩留まり向上やマスクコスト削減が焦点となるでしょう。

2035年以降は、EUVと量子リソグラフィーなどを組み合わせたハイブリッド技術による、原子・分子レベルの計算構造が現れると予測されます。

まとめ

EUVリソグラフィーは、マイクロチップ製造の新時代を切り拓いた象徴的技術です。従来のフォトリソグラフィーの物理的な限界を突破し、3nm・2nm世代の先端半導体量産を実現、エレクトロニクス産業全体の進化を支えています。

膨大なコストと高い技術的ハードルを克服し、EUVはスマートフォンやデータセンター、スーパーコンピュータ向けの高速・省エネプロセッサの基盤となりました。

2025年現在、High-NA EUVの登場により、さらなる微細化と高性能化が期待されています。ASML、TSMC、Samsung、Intelなど業界大手は巨額投資と技術開発を継続し、半導体の未来を切り拓いています。

EUVリソグラフィーは単なる技術革新ではなく、新たなテクノロジー時代の土台です。シリコンの微細構造を深く探るほど、「光」――それも極端紫外線――が進歩の道を照らし続けていることを実感できるでしょう。