CoWoS: как продвинутая упаковка меняет индустрию AI-ускорителей

CoWoS ещё недавно был узкоспециализированным термином из мира производства полупроводников, но с развитием искусственного интеллекта эта технология стала одним из важных элементов современных AI-ускорителей. Производительности одного вычислительного кристалла уже недостаточно: рядом с ним необходимо разместить огромный объём быстрой памяти и обеспечить передачу данных с минимальными задержками.

Особенно хорошо это видно на ускорителях NVIDIA, где вычислительные кристаллы работают вместе с несколькими стеками HBM. Простое размещение таких компонентов на обычной печатной плате создаёт ограничения по плотности соединений, энергопотреблению и пропускной способности. Поэтому производители переходят к более сложным способам упаковки.

Одним из главных решений стала технология CoWoS от TSMC. Она позволяет объединять вычислительные кристаллы, чиплеты и высокоскоростную память внутри одного крупного корпуса, создавая между ними значительно более плотные соединения. TSMC относит CoWoS к технологиям продвинутой 2.5D-упаковки и позиционирует её как основу для современных HPC- и AI-систем.

CoWoS: что это такое и зачем нужна такая упаковка чипов

Название CoWoS расшифровывается как Chip-on-Wafer-on-Substrate - "чип на пластине на подложке". Несмотря на сложное название, основная идея довольно проста: несколько отдельных полупроводниковых компонентов размещаются очень близко друг к другу и соединяются внутри одного корпуса гораздо плотнее, чем это возможно на обычной материнской или серверной плате.

Важно разделять производство самого чипа и его упаковку. Сначала на кремниевой пластине создаются транзисторы и формируется вычислительный кристалл. После этого готовый кристалл нужно подключить к памяти, питанию и другим компонентам, а затем установить получившийся модуль на печатную плату. Именно на этом этапе используется advanced packaging - продвинутая упаковка.

В обычной схеме процессор и память могут быть отдельными микросхемами, между которыми данные проходят по дорожкам печатной платы. Чем выше требуемая скорость обмена, тем сильнее начинают мешать длина соединений, количество доступных контактов и электрические потери. Для современных AI-ускорителей, постоянно перемещающих огромные массивы данных между GPU и памятью, эти ограничения становятся особенно заметными.

CoWoS решает проблему за счёт промежуточного слоя - интерпозера. На нём можно разместить вычислительный кристалл или несколько чиплетов вместе со стеками HBM и соединить их большим количеством коротких проводников. Благодаря этому компоненты физически находятся рядом и могут обмениваться данными через гораздо более широкие интерфейсы. TSMC указывает, что CoWoS позволяет интегрировать несколько SoC, логических чиплетов и стеков HBM в одной системе.

Такой подход называют 2.5D-упаковкой. В отличие от полноценной 3D-интеграции, где активные вычислительные кристаллы могут располагаться непосредственно друг над другом, в классическом CoWoS основные компоненты находятся рядом на общей промежуточной структуре. При этом плотность соединений получается значительно выше, чем при обычном монтаже отдельных микросхем на печатной плате.

Для AI-чипов это особенно важно. Увеличить количество вычислительных блоков относительно просто лишь до определённого момента: если GPU не успевает получать данные из памяти, дополнительные вычислительные ресурсы начинают простаивать. Поэтому развитие современных ускорителей зависит не только от техпроцесса и числа транзисторов, но и от того, насколько эффективно производитель способен собрать вычислительные кристаллы и память в единую систему.

Как устроена CoWoS: GPU, интерпозер, HBM и подложка

На первый взгляд модуль с CoWoS можно принять за один очень большой процессор, но внутри находится сразу несколько компонентов. Вычислительный кристалл или набор чиплетов располагается рядом со стеками высокоскоростной памяти, а под ними находится промежуточная структура, связывающая всё в единую систему.

Упрощённо конструкцию можно представить так:

• GPU или вычислительные чиплеты → HBM → интерпозер → подложка корпуса → печатная плата.

Каждый уровень выполняет свою задачу. GPU обрабатывает данные, HBM хранит их и быстро передаёт вычислительным блокам, интерпозер создаёт плотную сеть соединений, а подложка корпуса обеспечивает питание и связь готового модуля с остальной системой.

Интерпозер как основа системы

Интерпозер можно представить как чрезвычайно сложную миниатюрную плату, расположенную непосредственно под вычислительными кристаллами и памятью. Главное отличие от обычной печатной платы заключается в значительно более высокой плотности соединений.

Это позволяет разместить между GPU и HBM огромное количество проводников. Вместо относительно узкого интерфейса к отдельным микросхемам памяти ускоритель получает очень широкую шину, способную одновременно передавать значительно больше данных.

Особенно важна небольшая длина этих соединений. Чем дальше электрическому сигналу приходится проходить между компонентами, тем сложнее сохранять высокую скорость передачи и приемлемое энергопотребление. В CoWoS вычислительный кристалл и память находятся буквально рядом друг с другом.

Сам интерпозер при этом не выполняет вычисления. Его задача - создать инфраструктуру, через которую разные полупроводниковые компоненты смогут работать почти как части одной большой микросхемы.

Почему HBM располагают рядом с вычислительным чипом

Для AI-ускорителя высокая вычислительная мощность имеет смысл только тогда, когда GPU успевает получать необходимые данные. При обучении и запуске крупных нейросетей приходится постоянно обращаться к весам модели, промежуточным результатам вычислений и другим массивам информации.

Обычная память вроде GDDR тоже может обеспечивать высокую скорость, однако HBM использует совершенно другой подход. Несколько кристаллов памяти располагаются друг над другом в виде стека и соединяются вертикальными проводниками. За счёт этого можно получить очень широкий интерфейс памяти при сравнительно компактных размерах.

Именно поэтому "HBM4 - новое поколение памяти для искусственного интеллекта и HPC" продолжает развивать подход с огромной пропускной способностью памяти, который особенно важен для современных AI-ускорителей.

CoWoS позволяет разместить такие стеки непосредственно рядом с GPU. Данные проходят через интерпозер по большому количеству параллельных соединений, поэтому процессор способен значительно быстрее обращаться к памяти, чем если бы она находилась далеко на печатной плате.

Есть у такой конструкции и другое преимущество - экономия пространства. Несколько стеков HBM и один или несколько вычислительных кристаллов можно собрать в единый массивный корпус. Для серверных ускорителей это критично, поскольку внутри одного модуля необходимо разместить всё больше вычислительных ресурсов и памяти.

При этом сложность самой упаковки резко возрастает. Необходимо точно расположить крупные кристаллы и HBM, провести огромное количество соединений, обеспечить питание и одновременно справиться с теплом, выделяемым всей системой. Поэтому современный AI-ускоритель - это уже не просто мощный GPU, а сложный набор компонентов, производительность которого во многом зависит от того, насколько эффективно они соединены между собой.

Почему CoWoS стал настолько важен для AI-чипов

Рост производительности AI-ускорителей долгое время связывали прежде всего с количеством транзисторов, новым техпроцессом и увеличением числа вычислительных блоков. Но современные нейросети требуют настолько интенсивного обмена данными, что ограничением становится уже не только сам GPU, но и скорость доставки информации из памяти.

При обучении больших моделей ускорителю приходится одновременно выполнять огромное количество матричных операций и постоянно обращаться к весам модели. Если память не успевает передавать данные с нужной скоростью, вычислительные блоки начинают простаивать. Поэтому для AI-систем пропускная способность памяти становится практически таким же важным параметром, как вычислительная мощность самого ускорителя.

CoWoS позволяет размещать рядом с GPU несколько стеков HBM и соединять их очень широкими интерфейсами. TSMC прямо указывает, что технология предназначена для интеграции нескольких вычислительных компонентов и HBM в одном корпусе, повышая доступную вычислительную мощность и пропускную способность памяти.

Одновременно меняется сама архитектура процессоров. Вместо попытки постоянно увеличивать один монолитный кристалл производители всё чаще объединяют несколько специализированных компонентов. Такой подход подробно раскрывает материал "Чиплеты (Chiplets) в процессорах: революция против монолитных кристаллов": разделение большой микросхемы на отдельные кристаллы помогает масштабировать вычислительные системы, но одновременно повышает требования к соединениям между ними.

Для AI-ускорителей проблема особенно сложна, потому что в одном корпусе приходится размещать сразу несколько крупных элементов. Это могут быть вычислительные кристаллы, интерфейсные блоки и несколько стеков HBM. Чем больше компонентов появляется внутри модуля, тем сложнее обеспечить высокую скорость связи между ними без чрезмерного роста энергопотребления.

Именно здесь advanced packaging перестаёт быть просто заключительным этапом производства. От качества упаковки начинает напрямую зависеть то, сколько вычислительных кристаллов и памяти вообще удастся объединить в одном ускорителе.

Показательно, что TSMC продолжает увеличивать физический масштаб CoWoS. В 2026 году компания сообщила о производстве решений размером до 5,5 ретикла, а на 2028 год запланирована версия примерно на 14 ретиклов, рассчитанная ориентировочно на десять крупных вычислительных кристаллов и двадцать стеков HBM. Это хорошо показывает направление развития: будущим AI-системам требуется всё больше кремния и памяти внутри одного корпуса.

При этом увеличение размеров создаёт новые инженерные проблемы. Нужно сохранить целостность высокоскоростных сигналов, подвести питание к большому количеству компонентов и отвести огромное количество тепла. Чем крупнее становится пакет, тем сложнее обеспечить его механическую стабильность и приемлемый процент годных изделий.

Поэтому сегодня масштабирование искусственного интеллекта происходит сразу на нескольких уровнях. Производители совершенствуют сами транзисторы, увеличивают производительность GPU, развивают HBM и одновременно создают всё более сложные технологии упаковки. Без последнего элемента собрать эти компоненты в один производительный AI-ускоритель было бы значительно сложнее.

Рост интереса к CoWoS хорошо отражает этот сдвиг. По данным самой TSMC, спрос на технологию особенно резко увеличился после распространения генеративного ИИ в конце 2022 года. Компания продолжает расширять возможности платформы именно для того, чтобы размещать в одном корпусе больше вычислительных компонентов и памяти.

В результате CoWoS стал одним из инфраструктурных элементов современной AI-индустрии. Он не увеличивает количество операций GPU напрямую, но позволяет собрать такую конфигурацию вычислительных кристаллов и памяти, которая способна эффективно обеспечивать эти операции данными.

Как NVIDIA использует CoWoS в современных AI-ускорителях

NVIDIA - один из главных примеров того, почему продвинутая упаковка стала настолько важной для индустрии искусственного интеллекта. Современный ускоритель компании представляет собой уже не просто один большой GPU: внутри корпуса необходимо объединить несколько крупных вычислительных кристаллов с высокоскоростной памятью и обеспечить между ними обмен данными с огромной пропускной способностью.

Хорошо это видно на архитектуре Blackwell. NVIDIA указывает, что один Blackwell GPU состоит из двух крупных кристаллов, соединённых между собой интерфейсом с пропускной способностью 10 ТБ/с. Такое разделение позволяет получить GPU с 208 млрд транзисторов, не пытаясь изготовить один монолитный кристалл ещё большего размера.

При этом рядом с вычислительными кристаллами необходимо разместить HBM. Именно здесь CoWoS становится частью общей конструкции: технология TSMC позволяет собрать несколько логических кристаллов и стеков высокоскоростной памяти на общей системе межсоединений. В результате отдельные компоненты работают как единый вычислительный модуль, хотя физически остаются самостоятельными кристаллами.

Подробно устройство и возможности этого поколения ускорителей рассматривает материал "NVIDIA B200 и архитектура Blackwell: новый стандарт ИИ-ускорителей".

Масштаб хорошо показывает система GB200 Grace Blackwell. Один такой суперчип объединяет процессор NVIDIA Grace и два Blackwell GPU, а конфигурация GB200 NVL72 уже содержит 36 Grace CPU и 72 Blackwell GPU. NVIDIA заявляет для всей стойки 13,4 ТБ памяти HBM3E с суммарной пропускной способностью 576 ТБ/с.

Эти цифры показывают, насколько сильно изменилась задача разработчиков. Уже недостаточно спроектировать быстрый вычислительный кристалл - необходимо обеспечить его памятью, способной постоянно передавать огромные объёмы данных. Если эта часть системы оказывается слишком медленной, вычислительные блоки GPU не могут использовать свой потенциал полностью.

Почему упаковка стала почти так же важна, как сам техпроцесс

Раньше новое поколение процессоров часто ассоциировалось прежде всего с переходом на более совершенный техпроцесс. Уменьшение транзисторов позволяло разместить больше вычислительных элементов на той же площади, снизить энергопотребление или увеличить частоты.

Этот механизм продолжает работать, но одного масштабирования транзисторов уже недостаточно. Размер отдельного кристалла ограничен технологией фотолитографии, а производство чрезвычайно крупных монолитных чипов становится всё сложнее и дороже. Поэтому производители разбивают систему на несколько кристаллов, после чего возникает другая задача - снова соединить их с настолько высокой скоростью, чтобы разделение почти не мешало работе.

Blackwell хорошо демонстрирует этот переход. Два крупных кристалла внутри одного GPU связаны интерфейсом с огромной пропускной способностью, а рядом располагается HBM. Таким образом, рост производительности обеспечивается уже сразу несколькими технологиями: новым техпроцессом, архитектурой GPU, высокоскоростной памятью и продвинутой упаковкой.

CoWoS позволяет масштабировать именно последний уровень. TSMC развивает платформу так, чтобы на одной упаковке можно было размещать всё больше логических кристаллов и стеков HBM. Компания прямо связывает дальнейшее увеличение размеров CoWoS с потребностью AI-систем в большей вычислительной мощности и пропускной способности памяти.

Из-за этого упаковка постепенно превращается в один из факторов, определяющих характеристики будущего ускорителя. Даже если NVIDIA разработает более мощный GPU, его ещё нужно физически соединить с необходимым количеством памяти, обеспечить питание всех компонентов и вывести тепло из чрезвычайно плотного корпуса.

Развитие современных AI-чипов поэтому всё больше напоминает проектирование целой вычислительной системы в масштабе одного корпуса. NVIDIA отвечает за архитектуру ускорителей и всей платформы, производители памяти создают всё более быстрые поколения HBM, а технологии вроде CoWoS позволяют собрать эти элементы вместе. Без такого уровня интеграции дальнейшее увеличение размеров и производительности AI-ускорителей было бы значительно сложнее.

CoWoS-S, CoWoS-R и CoWoS-L: чем отличаются варианты технологии

CoWoS - это не одна фиксированная конструкция, а целое семейство технологий упаковки. TSMC развивает несколько вариантов платформы, потому что разные ускорители требуют разной площади, плотности соединений и способов размещения вычислительных кристаллов и HBM. Сейчас основными версиями являются CoWoS-S, CoWoS-R и CoWoS-L.

CoWoS-S

CoWoS-S можно считать классическим вариантом технологии. В нём используется большой кремниевый интерпозер, на котором размещаются логические кристаллы и стеки HBM. Кремний позволяет создавать очень плотную сеть проводников и хорошо подходит для высокоскоростного обмена данными между компонентами.

Такой подход обеспечивает высокую плотность соединений, но у него есть ограничение - чем больше становится интерпозер, тем сложнее и дороже его производить. По данным TSMC, CoWoS-S рассчитан на кремниевые интерпозеры размером до примерно 3,3 ретикла, или около 2700 мм². Для ещё более крупных упаковок компания рекомендует использовать CoWoS-R или CoWoS-L.

CoWoS-R

В CoWoS-R вместо большого цельного кремниевого интерпозера используется структура на основе RDL - Redistribution Layer, то есть нескольких слоёв перераспределения соединений. Они формируются из полимерных материалов и медных проводников.

Такое решение позволяет создавать более крупные упаковки и при этом сохранять высокоскоростные соединения между SoC и HBM. Дополнительное преимущество RDL заключается в большей механической гибкости по сравнению с массивным кремниевым интерпозером, что помогает снизить напряжения, возникающие из-за различного теплового расширения компонентов. CoWoS-R находится в массовом производстве с 2023 года.

Плотность соединений здесь ниже, чем у локальных кремниевых структур, поэтому CoWoS-R особенно интересен там, где важнее возможность увеличить общую площадь корпуса и эффективно разводить большое количество компонентов.

CoWoS-L

CoWoS-L объединяет преимущества обоих подходов. Основой служит крупный интерпозер на базе RDL, но в тех местах, где требуется особенно высокая плотность соединений, используются небольшие встроенные кремниевые элементы LSI - Local Silicon Interconnect.

В результате нет необходимости изготавливать огромный интерпозер полностью из кремния. Высокоплотные кремниевые соединения создаются только между конкретными компонентами - например, между двумя вычислительными кристаллами или между логикой и HBM, - а остальные сигналы и питание проходят через более крупную RDL-структуру.

Такой гибридный подход особенно хорошо подходит для огромных AI-ускорителей. TSMC начала массовое производство CoWoS-L размером 3,5 ретикла в 2024 году и продолжает увеличивать доступную площадь упаковки, чтобы внутри одного модуля можно было размещать больше вычислительного кремния и HBM.

Различия между версиями CoWoS показывают, насколько сильно изменилась сама задача упаковки процессоров. Речь уже идёт не просто о том, чтобы установить готовый GPU на подложку. Производителям приходится проектировать внутри одного корпуса целую высокоскоростную вычислительную систему, состоящую из множества отдельных кристаллов.

По мере роста AI-моделей этот подход становится всё важнее. Если ускорителям следующего поколения потребуется ещё больше вычислительных кристаллов и стеков HBM, размеры традиционного кремниевого интерпозера быстро станут ограничением. Именно поэтому TSMC параллельно развивает CoWoS-S, CoWoS-R и CoWoS-L: каждый вариант позволяет по-разному балансировать плотность соединений, размер корпуса и сложность производства.

Заключение

CoWoS показывает, насколько сильно изменилось устройство современных процессоров для искусственного интеллекта. Производительность AI-ускорителя теперь зависит не только от архитектуры GPU и техпроцесса, но и от того, насколько эффективно вычислительные кристаллы можно объединить с высокоскоростной памятью внутри одного корпуса.

Технология TSMC позволяет размещать GPU, чиплеты и несколько стеков HBM на общей системе межсоединений с высокой плотностью. Благодаря этому сокращается расстояние между компонентами, растёт пропускная способность памяти и становится возможным создание гораздо более крупных вычислительных модулей.

Для NVIDIA и других разработчиков AI-ускорителей это особенно важно: увеличение размеров нейросетей требует одновременно больше вычислительных ресурсов и памяти. Простого увеличения одного монолитного кристалла уже недостаточно, поэтому индустрия постепенно переходит к системам из нескольких тесно связанных компонентов.

Дальнейшее развитие CoWoS-S, CoWoS-R и особенно CoWoS-L показывает направление всей отрасли. Упаковки становятся больше, внутри них появляется больше вычислительных кристаллов и HBM, а сама технология соединения этих элементов превращается в один из ключевых факторов масштабирования AI-железа.

Поэтому CoWoS нельзя считать просто способом установить GPU на подложку. Это фактически инфраструктура внутри современного AI-ускорителя, без которой объединить огромную вычислительную мощность и пропускную способность памяти в одном модуле было бы намного сложнее.