フォトリソグラフィとは？半導体プロセッサー製造の最先端技術を徹底解説

フォトリソグラフィは、現代のプロセッサーに不可欠な製造技術であり、数十億個のトランジスタの複雑なパターンをシリコンウェハー上に光で転写します。プロセッサーの微細な構造はナノメートル単位で制御され、機械的な手法では実現できないため、フォトリソグラフィのような光を用いた手法が採用されています。

フォトリソグラフィとは何か―プロセッサー製造における役割

フォトリソグラフィは、光と特殊な感光性材料を利用して基板表面に微細なパターンを形成する技術です。半導体製造では、トランジスタや配線、その他のデバイス構造の形成に不可欠です。

その原理は写真印刷に似ています。まずシリコンウェハーに感光性レジスト（フォトレジスト）を塗布し、フォトマスク（またはレチクル）を介して光を照射します。露光された部分は化学的性質が変化し、後工程で選択的に除去可能。こうして残ったレジストパターンが以降のエッチングや成膜などの工程で保護マスクとなり、精密な構造が作り込まれます。

この方法の大きなメリットは、極めて多くの微細パターンを一度に転写できる点です。機械的加工とは異なり、光学系で一括してパターンを再現できるため、複雑な構造を高精度かつ効率的に生成できます。

プロセッサーにおける主なフォトリソグラフィ技術

主流はプロジェクションタイプのフォトリソグラフィで、フォトマスクのパターンが縮小されてウェハーに投影されます。これにより、マスク上のパターンは実際の微細構造よりも大きく設計可能です。

この技術はCPUだけでなく、GPU、DRAM、フラッシュメモリ、マイクロコントローラなどの幅広い半導体デバイスやMEMS（微小電気機械システム）の製造にも利用されています。

フォトリソグラフィの基本工程

フォトリソグラフィプロセスは、工程ごとの精度管理が極めて重要です。すべての操作は専用の自動化装置で実施され、温度や清浄度、露光強度などが厳密に制御されます。わずかなズレでもパターンが歪んでしまうため、高度な精密管理が求められます。

ウェハー準備とフォトレジスト塗布

まず、ウェハー表面を徹底的に洗浄し、感光性材料（フォトレジスト）を均一に塗布します。スピンコート法を用いて液体レジストをウェハー中央に滴下し、高速回転によって薄い膜を作ります。塗布後は「ソフトベーク」と呼ばれる予備加熱で溶剤を除去し、レジスト層を安定化させます。

• ポジ型レジスト：露光部分が現像液で溶けやすくなり、除去されます。
• ネガ型レジスト：露光部分が溶けにくくなり、残ります。

高解像度や化学耐性など、プロセス要件に応じて使い分けます。現代の半導体製造では微細パターン形成に優れるポジ型が主流です。

露光：フォトマスクからパターンを転写

ウェハーをリソグラフィ装置にセットし、光源からの紫外線またはEUV光をフォトマスクを通してレジストに照射します。光学系はパターンを縮小し、厳密に焦点を合わせて投影します。

• パターンの縮小投影
• 高精度の位置合わせ（アライメント）
• 光学収差の最小化

Step-and-Scan方式では、マスクとウェハーを同期して移動させながら狭い領域に露光を繰り返し、一枚のウェハー上で多くのチップ領域にパターンを形成します。

現像・エッチング・レジスト剥離

露光後、レジストを現像液で処理し、感光性の違いによって不要部分を除去。残ったレジストパターンがマスクとなり、下層のエッチング（化学またはプラズマ処理）へと進みます。

• ウェットエッチング：液体薬品による化学反応
• ドライエッチング：ガスやプラズマを用いた精密な加工

工程終了後、不要なレジストを化学的またはプラズマで完全に除去し、表面をクリーンアップします。この繰り返しで、シリコンウェハー上に多層の精密構造が形成されます。

数十億トランジスタができるまで―繰り返されるリソグラフィ工程

最先端プロセッサーは、複数の機能層が積層された三次元構造を持ちます。各層ごとに異なるフォトマスクと露光を繰り返し、数十回から百回を超える工程で各種トランジスタや配線が形成されます。

なぜ何度もリソグラフィが必要か

各トランジスタは複数の機能領域から成り、配線や接点も別々の層に分かれています。一度の露光だけでは全ての構造は作れず、各階層ごとに異なるマスクパターンを用いて、工程ごとに精密に位置合わせ（オーバーレイ）を行いながら繰り返します。

パターンがトランジスタへと変わる仕組み

リソグラフィはあくまで幾何学的パターンの形成です。実際にトランジスタを機能させるには、イオン注入や薄膜堆積、エッチングなどの複合技術で電気的・物理的性質を持たせる必要があります。各工程が繰り返され、やがて数十億のトランジスタ回路が完成します。

イオン注入によるプロセスの詳細は、「イオン注入技術：シリコンを原子レベルで制御する方法」にて解説しています。

配線・ビア・多層構造の形成

トランジスタ間をつなぐ配線や、層をまたぐビア（貫通穴）などもリソグラフィで位置決めされます。各層でパターンを形成し、エッチングやメタル埋め込み、CMP（化学機械研磨）などの工程を組み合わせ、三次元回路網が作られていきます。

DUVとEUVリソグラフィ―技術の進化と違い

リソグラフィの解像度は主に使用波長に依存します。短い波長ほど細かな構造が形成可能ですが、装置や材料も進化が必要です。現代では主に以下の二つが使われています。

DUVリソグラフィ（深紫外）

DUV（Deep Ultraviolet）リソグラフィは248nmまたは193nmの波長を持つエキシマレーザーを用います。ArF（193nm）はより微細なパターン形成を可能とし、イマージョンリソグラフィやマルチパターニング技術と組み合わせて高密度化を実現しています。

EUVリソグラフィ（極端紫外）

EUV（Extreme Ultraviolet）は13.5nmという極めて短い波長を用い、さらに微細なパターン形成を可能にします。光学系としてはレンズではなく多層ミラーを使い、真空環境で運用。露光源にはレーザー駆動のプラズマ発光が使われます。高NA（開口数）EUVへの進化により、さらに微細化が進行中です。

EUVの詳細や装置構造については、「2025年EUVリソグラフィー：半導体製造の革命と未来」で詳しく解説しています。

微細化が進むほどリソグラフィは難しくなる

微細化による高集積化は、工程精度や材料特性、装置の安定性に対する要求を飛躍的に高めます。

解像度・精度の限界

光の回折限界や、フォトレジスト内の化学反応の均一性、位置合わせ精度が主要なボトルネックです。例えば、Line Edge Roughness（線端ラフネス）によるパターンのざらつきは、数ナノメートル単位でも無視できない影響を与えます。また、EUVではフォトン数の統計的揺らぎが更なる課題となります。

各層の位置合わせも極めて重要です。コンタクトホールなどが基準からずれると、配線断線やショートの原因となります。

欠陥・汚染・コストの問題

粒子状汚染やマスク欠陥は、チップの歩留まり低下や大量不良の原因です。そのため無塵環境や自動検査システムが導入され、製造コストも装置・材料・工程回数に大きく左右されます。微細化が進むほど、リソグラフィ装置の価格や運用コストも急増しています。

まとめ

フォトリソグラフィは、微細な回路パターンを大量かつ高精度でシリコン上に転写する最先端技術です。エッチングや薄膜堆積、イオン注入などと組み合わせ、数十億ものトランジスタや配線を作り出します。

DUVからEUVへの進化で微細化は進みましたが、材料や装置、精度管理の全体的な最適化が今後も不可欠です。こうした技術革新の連鎖が、より高性能な半導体と新世代プロセッサーの開発を可能にしています。